Konkurrenz für AMD, Intel und ARM: RISC-V-CPUs mit 192 Kernen
Bei der jungen Firma Ventana Micro entsteht ein RISC-V-Baukasten für High-Performance-Prozessoren. 5-Nanometer-Technik und ein Chiplet-Aufbau helfen.
(Bild: Sashkin/Shutterstock.com)
Die ersten konkurrenzfähigen RISC-V-Prozessoren für Rechenzentren sollen von dem US-amerikanischen Start-up Ventana Micro kommen. Es hat sich mit der ersten Generation Veyron V1 ambitionierte Ziele gesetzt: "Unser Hauptziel war es, einen erstklassigen, leistungsstarken RISC-V-Prozessor zu entwickeln, der zu allem anderen, was heute auf dem Markt ist, wettbewerbsfähig ist", meint Firmenchef Balaji Baktha.
Das schließt AMDs 96-Kerner Eypc 9004 (Genoa) und Intels 56-Kerner Xeon SP (Sapphire Rapids) sowie ARM-Modelle wie den 128-Kerner Ampere Altra Max ein. Um dem Ziel gerecht zu werden, setzt Ventana auf einen Multi-Chip-Verbund mit bis zu 192 RISC-V-Kernen. In einem Interview mit The Register im Vorfeld des RISC-V Summits verriet Baktha einige Details.
Bis zu 192 CPU-Kerne in einem Prozessor
Die erste CPU-Generation ist ähnlich aufgebaut wie AMDs aktuellen Epyc-Modelle: Ventana koppelt mehrere Compute-Chiplets an ein großes I/O-Die, das die Kommunikation zwischen den Chiplets übernimmt und unter anderem die Interfaces für DDR5-DRAM und PCI Express 5.0 enthält. Das PCIe-5.0-Interface unterstützt auch das Protokoll Compute Express Link (CXL), etwa zur Anbindung von PCIe-Speicher.
In einem Compute-Chiplet sitzen 16 RISC-V-Kerne, die eine Taktfrequenz von 3,6 GHz halten sollen, und 48 MByte Level-3-Cache. Bis zu 12 solcher Chiplets lassen sich an ein I/O-Die koppeln, was 192 Rechenkerne ergibt. Ein selbstentworfener Interconnect soll dank parallelisierter statt serieller Datenübertragung mit viel niedrigerer Latenz arbeiten als etwa AMDs Infinity Fabric.
Entsprechende Links sollen Kunden in selbstentworfene Beschleuniger-Chiplets integrieren können, um beispielsweise einen KI-Prozessor oder eine GPU auf einem Package integrieren zu können. Eine Reihe möglicher Zusatzbeschleuniger wollen die Firmen Apex Semicondoctur, Silicon Box, FLC Technology und Bolt Graphic entwickeln. Alternativ sollen Kunden das I/O-Die anpassen können, womit sich kleinere Beschleuniger integrieren lassen.
(Bild: Ventana, via Storagereview)
Die RISC-V-Kerne hat Ventana selbst entwickelt und nicht etwa vom RISC-V-Branchenprimus SiFive lizenziert. Als Nebengeschäft will Ventana die Kerne auch an Kunden lizenzieren, damit diese eigene Prozessoren entwerfen können.
5-nm-Technik von TSMC
Der Chipauftragsfertiger TSMC produziert die Veyron-V1-CPU-Chiplets mit 5-Nanometer-Strukturen und übernimmt das Packaging, setzt also alle Chipbestandteile auf einen gemeinsamen Träger. Typischerweise hilft TSMC seinen Kunden schon in der Entwurfsphase bei 2,5D- und 3D-Designs. Die Auslieferung an Partner soll im zweiten oder dritten Quartal 2023 beginnen.
Ventana wurde 2018 gegründet. Der Technikchef Greg Favor war zuvor unter anderem maßgeblich an der Entwicklung von Applied Micros ARM-Prozessoren X-Gene beteiligt, die in Amperes Altra-CPUs aufgingen. In den 90er-Jahren verantwortete Favor als Senior Fellow bei AMD etwa die Entwicklung der K6-Prozessoren. Zu Ventanas Geldgebern gehört Cisco.
Typischerweise wird die erste CPU-Generation einer neuen Firma hauptsächlich zu Evaluierungszwecken verwendet. Ventana hat schon jetzt konkrete Pläne für die zweite Generation, die ab 2024 oder 2025 marktreif sein soll.
(mma)
