Markt + Trends | Rechenzentrum | iX

Rheas RISC-V-Beschleuniger im Testbetrieb

Die European Processor Initiative (EPI) hat erste Testchips mit dem Rhea-Funktionsblock Titan in Betrieb nehmen können; sie führten ein kleines Hello-World-Programm aus.

Titan heißt der RISC-V-Accelerator-Block des europäischen Prozessors, dessen CPU-Kerne selbst ein ARM-Design erhalten. Die EPI EPAC1.0 genannten Testchips sind mit mehreren in der EU entwickelten RISC-V-Beschleunigern für unterschiedliche Anwendungen ausgestattet. Produziert hat sie GF, ehemals Globalfoundries, in seiner 22FDX-Technik, also in 22 nm auf Fully-Depleted-SOI-Wafern – und 143 Chips an die Projektbeteiligten ausgeliefert. Der Chip besteht aus etwa 93 Millionen Gates und ist mit 1 GHz getaktet. Ein 12-Nanometer-Nachfolger ist bereits in Arbeit.

Der namensgebende EPAC (European Processor Accelerators) ist ein Teilbereich des EPI-Projekts, in dem mehrere europäische Firmen und Institute kooperieren und die unterschiedlichen Beschleuniger entwickeln. Der daraus entstandene Chip EPAC1.0 unterteilt sich in sechs Tiles oder Kacheln. Vier davon sind RISC-V-VPUs (Vector Processing Units).